超低遅延処理のための高性能な光論理ゲートを実現日本電信電話(株)と科学技術振興機構 研究グループ
これまでCMOS（相補型金属酸化膜半導体）電子回路技術による情報処理基盤は，主に作製技術の進化と集積密度の増大によって，成長を維持してきた。しかし，電子回路の微細化によって，漏れ電流や配線抵抗の増加を引き起こされることで，成長が頭打ちになりつつあるため，各分野で新しい演算基盤の探索が加速している。さらに，配線抵抗の増大は，電子回路の応答速度を制限するため，演算遅延は消費電力と同様に問題となっている。
同グループは，「光の干渉だけで動作する超低遅延な光論理ゲート」を実現した。光の干渉は「線形」な現象なので，何も工夫をしないとできる論理演算が限られる，新たに「バイアス光」という概念を導入し，入力条件を整えることで代表的な論理ゲート動作が単一のゲートで実現できることが見い出された。これを成熟しつつあるシリコンフォトニクス技術をベースにゲート形状を探索したところ，今回の成果を達成した。
今後，パタンマッチング処理や光ニューラルネットワークなど，特定の機能において従来にない超低遅延性を実現し得る，新たな光電子融合情報処理基盤の要素技術となることが期待される。
